Translation lookaside buffer management
Loading...
Files
Authors
item.page.other-contributor
item.page.advisors
item.page.editors
Date
Publisher
item.page.issn
item.page.isbn
item.page.depon
item.page.diss
Journal Title
Journal ISSN
Volume Title
item.page.title-alternative
Управление буфером ассоциативной трансляции
Abstract
This paper focuses on the Translation Lookaside Buffer (TLB) management as part of memory management. TLB is an associative cache of the advanced processors, which reduces the overhead of the virtual to physical address translations. We consider challenges related to the design of the TLB management subsystem of the OS kernel on the example of the IA-32 platform and propose a simple model of complete and consistent policy of TLB management. This model can be used as a foundation for memory management subsystems design and verification.
item.page.description-other
В данной статье основное внимание уделяется управлению Буфером Ассоциативной Трансляции (БАТ) как одному из основных разделов управления памятью в компьютерных системах. БАТ является ассоциативным кешем, включаемым в состав развитых микропроцессоров, для сокращения накладных расходов на отображение адресов виртуального адресного пространства на адреса физического адресного пространства. В предлагаемой работе рассматриваются вопросы, связанные с проектированием подсистемы управления БАТ в ядрах операционных систем на примере платформы IA-32, и предлагается простая модель полной и целостной политики управления БАТ. Предлагаемая модель может быть применена как в качестве основы для проектирования подсистем управления памятью в ядрах операционных систем, так и для верификации таких подсистем в уже существующих ядрах ОС.
Description
Citation
Klimiankou, Y. I. Translation lookaside buffer management = Управление буфером ассоциативной трансляции / Y. I. Klimiankou // Системный анализ и прикладная информатика. – 2019. – № 4. – С. 20-24.