

ИССЛЕДОВАНИЕ ОРГАНИЗАЦИИ МАТРИЧНЫХ МИКРОПРОЦЕССОРОВ

Студенты гр. 113416 Сидоревич М.В., Прохоров А.И., Какошко Е.Ю.,
кандидат техн. наук, доцент С.Г. Шматин
Белорусский национальный технический университет

Известно, что матричные микропроцессоры наилучшим образом ориентированы на реализацию алгоритмов обработки упорядоченных массивов входных данных. Матричные микропроцессоры используются в качестве вспомогательных микропроцессоров, подключённых к главной универсальной ЭВМ. В работе исследованы варианты построения матричных микропроцессоров от одноплатных блоков, которые вставляются в существующие ЭВМ, до устройств, конструктивно оформленных в виде нескольких стоек, которые по существу представляют собой конвейерные суперЭВМ. Показано, что для реализации обработки сигналов ММПЦ могут быть организованы в виде систолических или волновых матриц. Систолическая матрица состоит из отдельных процессорных узлов, каждый из которых соединён с соседними посредством упорядоченной решётки. Большая часть процессорных элементов располагает одинаковыми наборами базовых операций, и задача обработки сигнала распределяется в матричном микропроцессоре по конвейерному принципу. Микропроцессоры работают синхронно, используя общий задающий генератор тактовых сигналов, поступающий на все элементы. В волновой матрице происходит распределение функций между процессорными элементами, как и в систолической матрице, но в данном случае не имеет места общая синхронизация от задающего генератора. Управление каждым микропроцессором организуется локально в соответствии с поступлением необходимых входных данных от соответствующих соседних микропроцессоров. Результирующая обрабатываемая волна распространяется по матрице по мере того, как обрабатываются входные данные, и затем результаты этой обработки передаются микропроцессорам в матрице.

В заключении необходимо отметить, что эффективность вычислительных устройств с использованием матричных микропроцессоров более высокая по сравнению с обычными.