Оценка размеров топографических дефектов полупроводниковых кремниевых структур
Another Title
Estimation of topographic defects dimensions of semiconductor silicon structures
Bibliographic entry
Сенько, С. Ф. Оценка размеров топографических дефектов полупроводниковых кремниевых структур = Estimation of topographic defects dimensions of semiconductor silicon structures / С. Ф. Сенько, В. А. Зеленин // Приборы и методы измерений : научно-технический журнал. - 2018. – Т. 9, № 1. – С. 74-84.
Abstract
Влияние неплоскостности полупроводниковых пластин на характеристики изготавливаемых приборов проявляется через расфокусировку изображения топологии формируемой структуры и снижение разрешения при проведении операций фотолитографии. Для качественного контроля неплоскостности широко используется метод Makyoh топографии, который однако не позволяет получить количественные характеристики наблюдаемых дефектов, что существенно ограничивает его применение. Цель данной работы заключалась в разработке методики расчета размеров топографических дефектов пластин со сформированными на них полупроводниковыми структурами, что позволило установить критерии годности пластин в зависимости от размеров дефектов и проводить их своевременную отбраковку. В основу разрабатываемой методики расчета положен вывод соотношений, связывающих искажение элементов изображения с кривизной локальных участков полупроводниковой пластины со сформированными на ней структурами. Данные структуры рассматривались как конечные элементы изображения, в пределах которых радиус кривизны поверхности принимался постоянным. Последовательное вычисление отклонения края элементов от идеальной плоскости на основании определения радиуса их кривизны позволило получить геометрический профиль контролируемой поверхности в выбранном ряду элементов. Определены условия формирования изображений и требования к структурам. Получены аналитические выражения, связывающие величину искажений элементов светотеневого изображения с геометрическим профилем поверхности. Это позволяет проводить оперативный количественный контроль наблюдаемых топографических дефектов как в производственных условиях, так и в исследовательских целях. Приведены примеры расчетов топографических дефектов полупроводниковых кремниевых пластин. Сравнение полученных результатов с данными традиционных методов показало их полную идентичность.
Abstract in another language
The effect of non-flatness of semiconductor wafers on characteristics of manufactured devices is shown through defocusing of an image of a topological layout of a structure being formed and through reduction of resolution at photolithographic processing. For quality control of non-flatness the Makyoh method is widely used. However, it does not allow obtaining quantitative characteristics of observed defects, which essentially restricts its application. The objective of this work has been developing of a calculation method for dimensions of topographic defects of wafers having semiconductor structures formed on them, which has allowed determining acceptability criteria for wafers, depending on defects dimensions and conducting their timely penalization. A calculation method under development is based on deduction of relationships linking distortion of image elements to curvature of local sections of a semiconductor wafer that has formed structures. These structures have been considered to be image finite elements and within this range the curvature radius has been assumed to be constant. Sequential calculation of deviation of element ends from ideal plane based on determining their curvature radius has allowed obtaining geometry of a target surface in a set range of elements. Conditions of image formation and requirements to structures have been determined. Analytical expressions relating a deviation value of elements of a light-to-dark image with surface geometry have been obtained. This allows conducting effective quantitative control of observed topographic defects both under production and research conditions. Examples of calculation of topographic defects of semiconductor silicon wafers have been provided. Comparison of the obtained results with the data obtained by conventional methods has shown their complete conformity.
View/ Open
Collections
- Т. 9, № 1[10]